# **PROCESSOR**

Publication number: JP2211561 (A)

Publication date:

1990-08-22

Inventor(s):

**OSHIMA TOSHIHARU** 

Applicant(s):

**FUJITSU LTD** 

Classification:

- European:

- international:

G06F9/38; G06F12/08; G06F12/14; G06F9/38; G06F12/08;


G06F12/14; (IPC1-7): G06F12/14

G06F12/08B2; G06F12/14D3

**Application number:** JP19890031914 19890210 **Priority number(s):** JP19890031914 19890210

# Abstract of JP 2211561 (A)

PURPOSE:To execute an interruption exceptional processing according to priority and to increase a processing speed by providing a ring information storing area which stores ring information at the time of access, and a save area where the information is reserved when write is re-executed. CONSTITUTION: The ring information storing area is provided in a store buffer 26, and the ring information of a program state word storing means (PSW) 25 at the time of designating and executing the memory write is stored by an instruction. The ring information area is provided in the save area of an interruption exceptional control circuit 23, when an exception is generated at the time of writing the memory, the ring information stored into the store buffer 26 is reserved, and restored to the store buffer after the execution of the exceptional processing; Thus, when the exceptional processing is executed, the ring information of the PSW 25 can be freely altered, the interruption exceptional processing is freely executed according to the priority without waiting for the write completion using the store buffer 26, and the processing speed can be increased.



Data supplied from the esp@cenet database — Worldwide

Also published as:

JP2562838 (B2)

EP0382529 (A2) EP0382529 (A3)

EP0382529 (B1)

🖹 KR930002324 (B1)

# ® 日本国特許庁(JP)

⑩ 特 許 出 願 公 閉

# ◎ 公開特許公報(A) 平2-211561

®Int. Cl. ⁵

識別記号

庁内整理番号

❸公開 平成2年(1990)8月22日

G 06 F 12/14

310 L

7737-5B

審査請求 未請求 請求項の数 1 (全7頁)

**日発明の名称** プロセツサ

②特 題 平1-31914

②出 願 平1(1989)2月10日

**加発明者** 大島

俊 春

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

勿出 願 人 富士通株式会社

神奈川県川崎市中原区上小田中1015番地

個代 理 人 弁理士 伊東 忠彦 外2名

## 明報音

# 1. 発明の名称

プロセッサ

## 2. 特許請求の範囲

メモリ書込みを後続の命令処理と独立して行な うためメモリのアドレス及び書込みデータを格納 するストアパッファ(26)と、

リング保護用のリング情報を含む実行中のプログラムの状態を示すプログラム状態語を記憶した プログラム状態語記憶手段(2.5)と、

割込又は例外の発生によりプログラムを中断し 割込・例外処理を行ない、中断したプログラムに 復贈するための情報をメモリの退避領域に格納す る割込・例外制御手段(23)とを有するプロセ ッサにおいて、

数ストアパッファ (26)に、命令でメモリ機 込みを指定した実行時の数プログラム状態語記憶 手段 (25)のリング情報を格納するリング情報

# 格納領域(40)を設け、

該退離領域に、メモリ書込みで例外が発生したとき該ストアパッファ(26)のリング情報格納領域(40)のリング情報を退避するリング情報 退避領域(60)を設けたことを特徴とするプロセッサ。

## 3. 発明の詳細な説明

## (概要)

ストアパッファを用いてメモリ魯込みを他の命 令処理と独立して行なうプロセッサに関し、

処理速度が向上し、割込・例外処理をその優先 順位に従って制限なく行ないえることを目的とし、

メモリ書込みを後続の命令処理と独立して行なうためメモリのアドレス及び書込みデータを格納するストアパッファと、リング保護用のリング作品を含む実行中のプログラムの状態を示すプログラム状態語配質手段と、割込又は例外の発生によりプログラムを中断

し割込・例外処理を行ない、中断したプログラムに復帰するための情報をメモリの退避領域に格納する別込・例外制御手段とを有すするでメモリ書込みを指定した時の該プログラム状態語記憶手段のリング情報を格納するリング情報を開議域を設け構成を退避するリング情報と設け構成する。

## (産業上の利用分野)

本発明はプロセッサに関し、ストアバッファを 用いてメモリ虐込みを他の命令処理と独立して行 なうプロセッサに関する。

近年、マイクロプロセッサの高速化及び高機能化が進み、演算処理速度に比して外部のメモリをアクセスするに要する時間が長いため、内蔵ギャッシュを持ったものや、外部のメモリへの得込みを命令処理と独立に行なうストアバッファを備え

## 〔従来の技術〕

ところで、メモリへの歯込みのみを再実行するときリング保護を行なうためのPSWのリング保護を行なうためのPSWのリング情報は退避されたPSWの情報を利用している。 退避されたPSWは復帰先のPSWであるから、ストアパッファでエラーを検出した時に処理された命令終了時点の値であり、メモリ書込みの命令

るようになっている。

また、オペレーティングシステム(OS)等の特権レベルと非特権レベル、又はマルチタスクのというの内容が誤ってアクセスされないよう、メモリの領域毎にリング情報と表示では、プログラム状態語(PSW)に表示された現在実行中のプログラムのリング情報といいを上記メモリの各領域のリング情報との比較によりメモリの保護を行なっている。

(ストアパッファにデータをセットした命令)の実行からエラーに処理中断されるまでの間PSWのリング情報を変化させてはいけないことになる。もしリング情報を変化させるとメモリ懲込みの再実行の際にメモリ歯込みは許可されないメモリの領域を誤ってアクセスしメモリ内容を破壊する恐れがある。

このために例外処理の優先順位に制限を付けなければならない。つまりストアパッファでのエラーを除く別の例外処理を先に受付けると、上記別の例外処理を実行するOSに分岐するためPSWをOS用の情報に歯換えてしまい、その後ストアパッファで発生した例外処理で退避されるPSWは上記OS用の情報となっておりメモリ由込みを実行したときのリング情報は残っていない。

## (発明が解決しようとする220 額)

例外処理の優先順位に制限を付けることはPS Wのリング情報を変更する命令が出現したときストアパッファが空くのを待たねばならないため処 理速度が低下し、他の優先されるべき例外処理が 出現したときこれを優先できないという矛盾が生 じるという問題がある。

例えば、命令コードの基本長が2パトで命令 アドレスは必ず偶数アドレスを指さなければからないものとする。このプロセッサで分岐命令処理を 定された分岐アドレスが奇数の場合の例外処理で 退避される情報として、分岐命令アドレス が必要でしたストアバッファでのエラーに対 する例外処理を先に受付けるとすれば、不めの アドレスはストアバッファの例外処理のための退 辞信報となってしまう。

本発明は上記の点に鑑みなされたもので、処理 速度が向上し、割込・例外処理をその優先類位に 従って制限なく行なえるプロセッサを提供するこ とを目的とする。

(課題を解決するための手段) 本発明のプロセッサは、

## (作用)

## (実施例)

第1 図は本発明プロセッサであるマイクロプロセッサの一実施例のプロック図を示す。

同図中、プログラムカウンタ(PC)10は現 在実行中のプログラムのアドレスを格納しており、 メモリ書込みを後続の命令処理と独立して行な うためメモリのアドレス及び書込みデータを格許 するストアパッファ(26)と、

リング保護用のリング情報を含む実行中のプログラムの状態を示すプログラム状態語を記憶した プログラム状態語記憶手段(25)と、

割込又は例外の発生によりプログラムを中断し 割込・例外処理を行ない、中断したプログラムに 復帰するための情報をメモリの退濫領域に格納す る割込・例外制御手段(23)とを有するプロセ ッサにおいて、

ストアパッファ(26)に、命令でメモリ選込みを指定した時の実行時のプログラム状態語記憶手段(25)のリング情報を格納するリング情報格納領域(40)を設け、

退避領域に、メモリ魯込みで例外が発生したときストアパッファ(26)のリング情報格納領域(40)のリング情報を退避するリング情報退避領域(60)を設ける。

PC10はこれとは別に命令プリフェッチ用のカウンタを内蔵しており、そのプリフェッチのプログラムアドレスが登録回路12に供給される。命令側アドレス変換回路12に供給される。命令側アドレス変換回路12で得られた物理でドレスが命令キャッシュ13内に存在しなければ、MMU11に内部パス14,外部パスアクに投げれてストリ(図示せず)をアクセスし、得られた命令はの令デコーダ13に取られる。

マイクロプログラム19はマイクロアドレスの 指定により複雑部20。レジスタファイル21の 動作を制御する。またマイクロプログラム19は 例外処理時のプロセッサの内部状態のメモリへの 選越処理及びメモリからの新PSW・新PCの 読 出処理を制御するマイクロ処理ルーチンを有して いる。メモリアクセスの方向とサイズ等の制を 行なう。この例外処理のマイクロ処理ルーチンは 割込・例外制御回路23からのマイクロアドレス によって指定される。割込・例外制御回路23は 増子24よりの外部割込要求、及び命令デコーダ 17よりの未定数命令検出等の例外処理要求、及び びMMU11よりのアドレス変換例外やパスク セス例外等の例外処理要求に対して優先度の判 れらの割込及び例外処理要求に対して優先度の判 定及びマイクロアドレスの発生を行なって

PSW25は現在実行中のプログラムに関するもので、第2図に示す構成であり、メモリアクセスの権利等を示すリング情報(RING)30. 仮想記憶をサポートするプロセッサでのアドレス変換制御モード(AT:Address Translation)31. 割込許可レベルを表示する割込マスク(「MASK:Interruption Mask )32. 演算の結果から生成される状態フラグ(CONDIT!ON FLAGS)33等の情報が含まれている。上記リング情報30はMMU11に供給される。

ックにより状態フラグが生成された後ストアバッファ26のデータ部45にセットされる。このとき第3図のリング情報40にはPSW25より現在のリング情報がセットされ、その他のコード41、42及びオペランドアドレス43が夫々セットされる。ムーブ命令は非特権命令であり、そのリング情報の値は例えば「3」である。

ストアバッファ 2 6 に上記の各情報がセットされるとMMU 2 6 は鸖込み処理シーケンスを起動し、アドレス変換モードであればデータ側アドレス変換回路 2 8 で論理アドレス@MEM1に対応する物理アドレスを求め、その物理アドレスによって審込みパスサイクルを起動する。

上記ストアパッファ26のセットによって命令 完了とみなしPC10は次の命令のアドレスを指 し、その命令のマイクロプログラムが実行される。

アドレス#Bの分岐命令(BRA)の実行により分岐先アドレス@ADRS2が演算部20で演算される。この分岐先アドレス@ADRS2が偶数でなければならないのに反して奇数であったと

MMU11内のストアパッファ26はメモリア クセス制御回路22およびPSW25から端子 27を介してアクセス情報を供給され、またオペ ランドアドレスパスにより演算部20と接続され、 さらにデータパスにより演算部20.レジスタフ ァイル21.PC10,PSW25。データキャ ッシュ25と接続されている。複数語構成のスト アパッファ26の各額は第3因に示す如く、アク セス時のリング情報(ACCRING)40.ア ドレス変換を行なわないことを示すコード (PA: Physical Address) 41. リード・ライトの方 向を示すコード (RW: Read / Write) 42. オペランドサイズ(SIZE)42を有すると共 にアドレス変換前の論理アドレス及び変換後の物 理アドレス夫々をオペランドアドレス43.44 に保持し、また書込みデータ45を保持する。

ここで、第4図に示す如くアドレス#Aのムープ命令(MOV)でレジスタファイル21内のレジスタROのデータを外部のメモリに歯込む場合、レジスタROのデータは演算部20のデータチェ

上記メモリ上の退避領域の退避情報は第5回に示す形式で、PSWを格納する旧PSW50.割込・例外の種類により夫々異なるフォーマット情報51,PCを格納する旧PC52の基本退避情報と、例外の原因との外のの合ったが、メモリアクセス情報54,例外となったメモリの書込みデー

タ 5 6 の拡張退避情報とよりなる。この拡張退避情報は割込・例外のフォーマットによって追加される情報である。

このうちメモリアクセスに関する例外のアクセス情報54はメモリアクセス関連例外の場合第6 図に示す構成であり、アクセス時のリング情報 (ACCRING)60、アドレス変換を行なわないことを示すコード(PA)61、リード・ライトの方向を示すコード(RW)62、 歯込みの再実行を指示するコード(WR:Write Retry)63、オペランドサイズ(SIZE)64、エラーに関する詳細な原因コード等のエラー情報(EROR INFOMATION)65が含まれている。

第4図に示す如く、不当アドレス分岐の例外受付処理の実行中の時刻 t 1 でメモリ 歯込みによる 例外が検出されると、不当アドレス分岐の例外受付処理が終了した直後の時刻 t 2 からメモリ 歯込みの例外受付処理が開始される。

このメモリ自込みの例外受付処理ではその例外

処理に復帰する命令の実行により復帰シーケンスが起動される。復帰シーケンスでは第5回の退離領域から旧PSW50・旧PC52をPSW25.PC10夫々に復帰させ、かつ拡張退避情報をストアパッファ26等に復帰させる。

これによって時刻と、からPC10の指示する
不当アドレス分枝例外処理プログラムが実行された
と共に、ストアパッファ26の情報による、、
の書込みの再実行が行なわれる。このとうと、
というの書込みのリング情報はPSWは10のリング情報はPSWは10のリング情報はPSWは10のリング情報は10のリング情報は10の別域が10の例域が10の別域が10の別域が10の別域が10の例域が10

処理要求が発生した時点でのPSW即ち時刻t2 のPSW25の値と、例外処理後復帰すべきアド レス即ち不当アドレス分岐例外処理プログラムの 先頭命令のアドレス即ち時刻t,のPC10の値 と、例外の原因となった命令のアドレス#Aと、 ストアパッファ26よりの自込み処理シーケンス 起動時のリング情報40、コード41、オペラン ドサイズ42、オペランドアドレス43、魯込み データ45とを外部メモリの退避領域に格納し、 この後メモリ上の所定の領域から読出したメモリ 魯込みの例外処理用のPSW、PCをPSW25. PC10にセットする。ここで旧PSW50には 不当アドレス分岐の個外受付処理による特権リン グ「0」が退避されるが、メモリアクセスに関す る例外のアクセス情報54内のリング情報60に はストアバッファ26のリング情報40に保持さ れていた通常のリングの値「3」が退避される。

時刻t:で上記例外受付処理が終了すると、PC10の示すアドレスからメモリ書込みの例外処理プログラムが実行され、その最後で中断された

また、分岐アドレス例外処理プログラムの最後で中断された処理に復帰する命令が実行されて分岐先のアドレス#Cの命令の実行に移行したり、場合によってはアポードする。

## (発明の効果)

上述の如く、本発明のマイクロプロセッサによ

れば、処理速度が向上し、割込・例外処理をその 優先顧位に従って制限なく行なうことができ、実 用上きわめて有用である。

#### 4. 図面の億単な説明

第1因は本発明のマイクロプロセッサのプロック図、

第2回はPSWを示す図、

第3図はストアバッファの各語の情報を示す図、 第4図は本発明のマイクロプロセッサの動作シ ーケンスを示す図、

第5回は退避情報の形式を示す図、

第6回はメモリアクセスに関する例外のアクセス情報を示す図である。

図において、

- 11はメモリ管理装置(MMU)、
- 19はマイクロプログラム、
- 22はメモリアクセス制御回路、
- 23は割込・例外制御回路、

2 6 はストアバッファ、 3 0 . 6 0 . 4 0 はリング情報、 4 3 . 4 4 はオペランドアドレス、 4 5 は B込みデータ、 5 4 はアクセス情報 を示す。

# 特許出願人 富 士 通 株式会社

代理人弁理士伊東忠彦




同 弁理士 松 铺 兼 行




周 弁耶士 片 山 修 <sup>平</sup>





本発明のマイクロプロセッサのブロック図

第 1 図



ストアバッファの各語の情報を示す図

第 3 図

